• · 大四即将读研学生求助11-26
• · .sdf文件怎么加到工程中去，如何仿真11-26
• · modelsim仿真和chioscope验证的波形不同的原因11-26
• · 急！配置FPGA 的一个问题！11-26
• · VCS编译出错，求高手指教11-26
• · chipscope对FPGA的外部输入输出有影响么11-26
• · altera DDR2 IP 的burstbegin信号！11-26
• · 哪位大拿推荐几款 Xilinx 器件，里面有硬核处理器的！11-26
• · 请教LVDS稳定问题11-26
• · about clk11-26
• · 数字集成电路功耗计算问题11-26
• · 请问formality unmatch point问题11-26
• · 求UART代码11-26
• · 请教DC综合中多时钟问题11-26
• · function能综合么？11-26
• · fpga+dsp板卡短路,左思右想,不知所措,请大家帮忙11-26
• · 想问一下RTL图是什么样子的……附一段VHDL源代码，求其RTL图11-26
• · DC的report里面的单位如何修改？11-26
• · Error : fail to find 'glbl' in hierarchical name？11-26
• · 关于Quartus II编译出现错误11-26
• · 求助 啊11-26
• · 计数计数模块设计遇到的问题11-26
• · 请教一个关于QuartusII的问题！11-26
• · ∑-△调制器控制分频器的设计疑问11-26
• · 请教个触发器方面的问题11-26