微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个关于QuartusII的问题!

请教一个关于QuartusII的问题!

时间:10-02 整理:3721RD 点击:
各位前辈,我现在在用QuartusII的SOPC builder 功能,想用其做个芯片出来,但是里面的内核NIOSII貌似只支持C语言编程,不支持Verilog编程,请问各位前辈,有用过这个功能的没?是否可以用verilog来编程NIOSII内核?谢谢了!

Nios II本来就是嵌入式编程的,肯定是用c啊
c在某些方面比verilog方便,比如说不用过分看重时序
要想用verilog,就没有必要使用SOPC Builder了
直接使用RTL输入


嗯,谢谢!也就是说用SOPC builder的话,基本就只能用C语言写了是吧?



    恩,你可以网上查查这些资料,很多的
记得以前看过一个nios step to step,还不错



    嗯,谢谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top