微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > function能综合么?

function能综合么?

时间:10-02 整理:3721RD 点击:
function能综合么?

可以, 综合出来就是组合逻辑

当然可以,同楼上

可以的。按照组合逻辑。

能综合,但不推荐RTL中使用function,尽量避免用。
因为如果function写得不好,比如function内case语句里的分支没写全、有if没有else,综合时不会生成latch,仍是组合电路;没写的分支会按返回0被综合;而且最严重的是,DC不会报warning。Formality会报一个Warning,但不会造成verify失败。

可以综合的。

当然可以,不过用function对以后调整时序可不利啊,尤其当功能复杂时

[quote能综合,但不推荐RTL中使用function,尽量避免用。
因为如果function写得不好,比如function内case语句里的分支没写全、有if没有else,综合时不会生成latch,仍是组合电路;没写的分支会按返回0被综合;而且最严重的是,DC不会报warning。Formality会报一个Warning,但不会造成verify失败。
orlye 发表于 2012-6-16 21:43
[/quote]

   即便综合时不生成latch返回0,那在RTL仿真时也是一样的吧。如果这样的function在RTL仿真时可以通过,那拿来综合也不会有问题。

    RTL是像latch一样,维持值不变;综合后就按返回零,综合前后仿真结果不一样的。你可以试一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top