• · DDR 的时序理解11-26
• · modelsim仿真时，clk显示nodata,求解决11-26
• · 求助：quartus 功能仿真和时序仿真的结果怎么不一样呢11-26
• · 版主大大再进来一下吧，蛋疼的问题，加密的verilog文件怎么使用啊？11-26
• · 请教如何找到合适的状态机跳转条件的问题11-26
• · 设计中有100个相同的RAM块，但是初始值不同11-26
• · 关于altlvds字节对齐的问题11-26
• · 如何设置quartusII license实现远程桌面编译11-26
• · 为什么编写verilog代码的很少提供testbench？11-26
• · 求助求助！SDHC无法program，调试几近奔溃！11-26
• · DDR2仿真模型错误11-26
• · 关于TimeQuest设置多周期路径失败11-26
• · Modelsim在时序仿真下怎么查看Memory？11-26
• · pt的两个问题11-26
• · 本人是有一些FPGA设计经验的学生，现在想学数字ASIC设计11-26
• · 请问如何将自己编写的软核同nios一起下载到fpga？11-26
• · 求助关于modelsim仿真问题！卡住老半天了！11-26
• · lpm_ram模块的定制。11-26
• · 请教标准数字单元库的问题11-26
• · 关于FPGA例化一个SRAM接口的问题11-26
• · FPGA方向二外推荐11-26
• · 求助 关于xilinx IP核 rapid io( SRIO)的问题11-26
• · ncverilog仿真SDF文件出错求助，谢谢啊11-26
• · 系统级sigma-deltaADC中斩波的考虑11-26
• · 关于矩阵式键盘 行列扫描11-26