请问如何将自己编写的软核同nios一起下载到fpga？
时间：10-02
整理：3721RD
点击：
fpga内涵nios核，通过quartus可以进行设置，现在有自己编写的一个软核（例如aes），如何将aes模块同nios内核一起放到fpga内部呀，实现处理器控制aes模块的加解密?谢谢
AES的软核怎么理解?是不是就是一个HDL模块?还是你想挂在nios的总线下?
是需要挂在nios总线上 的一个hdl模块，是不是这个模块也可以自己实例成一个和quartus可选的模块，然后也类似sdram那样和nios模块连接起来?
不行，必须要满足nios的avalon总线的接口格式才行。
新建一个block设计页面，并设置成top，然后将不同的module和nios生成的软核在新建的顶层文件中连接起来，pin assignment等，然后进行编译综合布局布线等，成功后就可以下载了