微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:quartus 功能仿真和时序仿真的结果怎么不一样呢

求助:quartus 功能仿真和时序仿真的结果怎么不一样呢

时间:10-02 整理:3721RD 点击:
写了一段代码,功能仿真是正确的,时序仿真的结果是错误的,改变时钟周期也不能解决问题,请教版里有经验或遇到过类似问题的大虾,这是怎么回事呢,可能是由什么原因引起的呢。先谢谢了。

补充:时序仿真的结果为0,1的形式,且没有毛刺现象,以前写程序从来没遇到过这种情况,本人还是新手,请各位多多关照。谢谢。

信息不充分,不好说

”时序仿真的结果为0,1的形式,且没有毛刺现象“
正确的不就是这样吗?、不知道你说的什么?
一般功能仿真通过,时序仿真出错有两个原因:一个就是时序不满足要求的时钟频率,一般降频处理的话可以通过,如果降频也不能得到正确的结果,那就是第二种问题了,
testbench有问题,功能仿真和时序仿真不能兼容,需要设置一定的延时

谢谢mafan88,我再调试程序看看。

看看设计的时序是否满足要求了。

同问……………………

quartus在公司用的好好的,回来在自己的本上面安装了就不行了



    求教mafan88 我就是遇到了你说的第一个问题,我降频以后,时序仿真功能就正确了,可是这不是我的时序要求啊,怎么办?我要求我的设计的输入时钟在400M,可是时序仿真只能通过200M的时钟,那怎么解决呢?

我也遇到这个问题啦,先看看testbench写的对不对

又看了下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top