关于altlvds字节对齐的问题

时间：10-02 整理：3721RD 点击：

我要实现的就是把AD芯片进来的串行数据变成并行的，从AD出来的除了串行数据外还有一个dco(时钟信号),这个时钟是双边沿取数的，也就是说我的串行数据速率是434M，这个时钟只有217M。另外还有一个fr信号，它是一个帧同步信号，它的上升下降沿对应的串行数据位都是最高位，也就是从最高位开始对数据并行化，我现在出现的问题就是字节对不齐，我也试过把fr那个信号通入altlvds里面的align字节对齐端口，但是最后出来的结果还是字节不齐，想问问前辈我这到底是怎么回事呢，谢谢了

上一篇：如何设置quartusII license实现远程桌面编译
下一篇：设计中有100个相同的RAM块，但是初始值不同

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器