微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 设计中有100个相同的RAM块,但是初始值不同

设计中有100个相同的RAM块,但是初始值不同

时间:10-02 整理:3721RD 点击:
在ISE下需要编写.coe文件,作为ROM的初始化文件,看起来都是对于同一个RAM所有实例化做相同的初始化,都没看出来怎么才能对同一RAM的不同实例化做不同的初始化。

一个简单的方法是,用core generator生成100个IP,ram0,。ram9,然后每个ram的初始化不同
但是这样的效率也太低了。

有什么更简单的方式吗?
比如core generator生成一个RAM,之后只需要修改初始值文件就可以了。


如果文件名一样,那无法解决。

有个data2mem的命令据说可以不用重新调用core generator,直接修改bitstream,实现RAM初始化。只是目前我还没看明白怎么才能指定instance修改初始化。看来这个问题是个很少用到的情况。只好在结合文档多试试了。

个人感觉两种方法,通过脚本文件生成相应的镜像文件;或者增加一个ram的初始化接口,由上位机根据相应接口填写不同初始值后,开始工作。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top