微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR 的时序理解

DDR 的时序理解

时间:10-02 整理:3721RD 点击:
DDR-SDRAM  基本原理    http://www.dzsc.com/data/html/2009-9-1/78461.html

DDR-SDRAM的信号  http://www.dzsc.com/data/html/2008-11-21/73459.html

DDR-SDRAM的读 http://www.dzsc.com/data/html/2008-11-21/73464.html

DDR-SDRAM的写  http://www.dzsc.com/data/html/2008-11-21/73467.html
我觉得这个写的比较清晰,
谁能帮忙制作成PDF 放在这里共享,我的电脑不能上传PDF  公司封杀了。

学习学习!

http://bbs.eetop.cn/viewthread.php?tid=336639&extra=

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top