• · pci-e总线问题11-26
• · 关于STA和动态仿真11-26
• · 数字ic前端实习生11-26
• · altera的IP核资料在哪里可以下载11-26
• · 流水线/并行技术省电11-26
• · QUARTUS下RAM问题11-26
• · 求助一段verilog的计时程序 想公用比较器11-26
• · 求MBISTArchitect！11-26
• · 关于乘法器输出11-26
• · timequist的STA11-26
• · DSP仿真结果异常，求帮助！11-26
• · quartusII问题11-26
• · JTAG下载CPLD程序出现的问题11-26
• · 大家有没有用过OSERDES，Xilinx官方的代码为什么在时钟信号输出后面加上ODDR？11-26
• · 职业方向的一些困惑11-26
• · DDR中Burst 请教11-26
• · 数字方向求助11-26
• · Xilinx器件中，寄存器型时序变量如果不指定初始值，配置完成后是全零值还是随机值？11-26
• · ise 13.3 调用 synplify11-26
• · 组合逻辑报错 求助11-26
• · 数字IC前端设计转SOC需要学习什么？跨度是否很大？11-26
• · 今年是不是行情不好哦。11-26
• · HD-SDI 采集卡项目11-26
• · ONFI2.1中的dqs信号如何处理11-26
• · 请教一个脚本的错误11-26