微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 组合逻辑报错 求助

组合逻辑报错 求助

时间:10-02 整理:3721RD 点击:
一个简单组合逻辑加法运算 不知为何报错 多谢大家wire [4:0]  s_vertical_base_address;
wire [4:0]  s_block_vertical_count;
wire [4:0] s_vertical_address;
always @ (s_vertical_base_address or s_block_vertical_count)
     s_vertical_address = s_vertical_base_address + s_block_vertical_count;
报错 Procedural assignment to a non-register s_horizontal_address is not permitted, left-hand side should be reg/integer/time/genvar

将always块改为assign s_vertical_address = s_vertical_base_address + s_block_vertical_count;

将第二句声明改为reg [4:0] s_vertical_address;

RE: 组合逻辑报错

感谢!

如果要用always实现组合逻辑,必须定义为reg。报错部分提出的就是这个问题

常识性错误。

继续努力

学习英文啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top