微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FSM是否要带dafault的疑问

关于FSM是否要带dafault的疑问

时间:10-02 整理:3721RD 点击:
如题
我想知道如果我不带default会不会对综合产生什么影响
在某些情况下,default部分我写成:
default : ;
我感觉这个default没有什么意义,请问这样的default,对综合是否有帮助,主要指面积和功耗上

没有,只是一种语法风格。

你写这句和直接不写Default,对综合、仿真结果都完全一样。

时序逻辑可以没有default,这当然得看情况;而组合逻辑如果不想生成latch的话最好还是用个default

个人认为是需要default语句,因为有些情况比如X,Z等情况,我们自己写语句不可能覆盖全了

最好要加上,并且在default里尽可能地放X。
这样对于仿真时X的传播有利。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top