请教高手关于uvm验证方法学的学习入门

大家好，小弟最近由于项目要求，需要学习uvm验证方法学，然后用来验证一个设计。但是关于这方面的资料太多，不知道从哪下手，希望高手能指点一下。
（1）本人有设计经验，但是之前验证仅是简单的验证一下功能，根本没考虑什么验证方法学之类的。
（2）没用过system verilog，最近在看，但是同样都是很厚的书，不知道从哪下手?
（3）不是很了解sv和uvm验证方法学的具体关系是什么?
纠结啊，希望高手能指点下，谢谢啊

sv是uvm的一种实现吧，sv和specman e还有system C一样都是面向对象的语言
而uvm就是一种对于属性进行数学验证的
本人理解，wvm是验证方法学，sv只是实现他的一种方式

谢谢啊！我倒是这么猜的，不过两个都不会的话怎样开头学呢?您能指点一下吗?

sv入门比较容易，UVM没有一定的基础入门比较难。

是啊，我也是以前没有做过验证，现在搞UVM，头很大啊

完全说反了，sv才是基础，uvm可以简单的理解为厂商为了验证而推出的sv library.

同意6楼的观点，如果SV看的差不多，可以直接学习UVM，有实力的看源码吧，没有时间看的就知道怎么用就OK了