微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 請問在Xilinx ISE裡,要如何加入大量RTL File ?

請問在Xilinx ISE裡,要如何加入大量RTL File ?

时间:10-02 整理:3721RD 点击:
請問在使用Xilinx ISE的時候要如果一口氣加入大量的RTL File?
(比方有100多個verilog file,而且還有階層性)
p.s 一個一個檔案的加入花太多時間了

在ADD SOURCE 选项下,可以成批加入啊。

写一个文件 top.v
`include "a.v"
`include "b.v"

有个菜单, import
可以import synplify project格式的file list

感謝各位的答覆
我會試試看!

同意4楼,做成个.lst文件,也可以把同一个大模块的做成一个.lst文件,这样整个工程分几个.lst导入。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top