微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > QuartusII仿真如下的出错,怎么调啊

QuartusII仿真如下的出错,怎么调啊

时间:10-02 整理:3721RD 点击:
//rom cha xun ding ceng wen jian
module rom_search(clk,addr_in,dds_out,boxing_ctr);
parameter width = 12;  
input[width-1:0] addr_in;   //shu ru 12 wei di zhi
input clk;
input boxing_ctr;
output[width-2:0] dds_out;   //shu chu 11 wei fu du zhi
reg[10:0] dds_out;
wire[10:0] Q1,Q2;
sin  u0(.address(addr_in),
.clock(clk),
.q(Q1));
triangular U1(
.address(addr_in),
.clock(clk),
.q(Q2));
always @ (boxing_ctr)
begin
case(boxing_ctr)
1'b1:dds_out <= Q1;
1'b0:dds_out <= Q2;
endcase
end
endmodule
Error: Node instance "U0" instantiates undefined entity "sin"
在综合仿真的时候出的这样的错误,恳请大家帮忙解决一下。

就是告诉你仿真器不知道sin是嘛玩意,你要么在文件列表里制定,要么在库文件里制定

这个代码风格啊,是要让检视的人跳楼啊

开头加上·include“sin.v”

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top