微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ncverilog 后仿一段时间后停住

ncverilog 后仿一段时间后停住

时间:10-02 整理:3721RD 点击:
一般会是什么原因?

如果能排除你常用设置的问题,我觉得很有可能是code里面的死循环导致。
去好好检查一下。

用图形界面,可以分步执行。
看最后死在哪儿了。

99% is combination loop circuit.

Maybe you can use nLint to check first !

看报告,如果没有问题就是代码问题



   组合回环,存储空间不足等

timescale 1ns/10ps
assign #(period) clk =~ clk;
当period < 0.005时, 进入死循环。
谢谢各位,还是用linedebug + gui ,断点,发现问题的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top