微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 請問 adder 與 multiplexer ...

請問 adder 與 multiplexer ...

时间:10-02 整理:3721RD 点击:
請問 13bits 的加法器 (C=A+B) 與
multiplexer     C=(s==1)?A:B
在0.13製程上, 各需多少 gate count ?

to sysnthesis. Obviously, the gate counter of the adder is much larger than the multiplexer

与速度有关,无法回答。

看你怎样优化。不是绝对的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top