• · 关于XP1052 PCIE主模式DMA（BMD）11-27
• · 请教，FPGA用双口RAM做图像降帧的问题11-27
• · SPARTAN6_DDR2 读写数据总是丢数据11-27
• · 请教一下仿真中有多个timescale时VCS到底是怎么处理的11-27
• · 请教综合时遇到的Warning分析11-27
• · 请教综合过程遇到的问题11-27
• · 一个verilog关于时钟的面试题11-27
• · 用verilog写可综合的循环语句11-27
• · altera的一个DSP模块如何放多个乘法器进去11-27
• · ISE约束 文件11-27
• · FPGA MAC 以太网11-27
• · DC综合遇到这个问题11-27
• · 关于quartus宏功能管理向导配置的RAM在modelsim仿真时出现的问题11-27
• · 菜鸟请问：关于时钟sdc约束的问题11-27
• · 关于Xilinx的SERDES同步的问题，请教各位。11-27
• · Stratix V 收发器使用11-27
• · ise可以复制IP核里的代码使用吗？11-27
• · 新手求助 关于verilog中数值计算的设计方法。11-27
• · DC2011vF中想调用DW库的FIFO，退出了11-27
• · 新手上路，求大神帮助11-27
• · FPGA 软件无线电 FM FSK 数字下变频11-27
• · 从window开发环境过渡到linux开发环境11-27
• · 关于电平转换芯片输入输出引脚悬空的问题11-27
• · FPGA问题求助11-27
• · 求助，FPGA的SRAM上电初始值怎么读？我怎么都是0而不是随机数？11-27