• · verdi兼容system verilog吗？11-27
• · 急求助，求推荐合适的fpga板子，谢谢！11-27
• · ila 的时钟有什么要求吗11-27
• · 大家说说这个FPGA教学视频怎样？11-27
• · 在DSP builder中的MegaCore Function没有IP核11-27
• · 大家一起来讨论状态机的设计和化简11-27
• · FPGA性能优化服务11-27
• · 为什么还要做gate-level simulation11-27
• · FPGA结构之谜——FPGA如何实现自身单元故障自检？11-27
• · 关于FPGA中资源占用的问题，11-27
• · 初学Verilog，请教一段程序问题11-27
• · 调用FPGA的时钟管理DCM ip核后是否需要再调用原语IBUFG11-27
• · verilog语言中一个always进程给一个寄存器数组赋值的问题11-27
• · 请教一个关于三目运算的问题11-27
• · zynq HP端口问题~11-27
• · FPGA+外部PHY+SFP光口速度慢问题11-27
• · DFT S1-1 Error11-27
• · 一个很简单的quartus综合问题。11-27
• · 为什么延时可以消除毛刺11-27
• · ALTERA提供网表给对方需要提供哪些文件？打包的文件里调用了RAM.11-27
• · wire类型的变量怎样设置在程序初始时刻不是不定态而是011-27
• · 有没有用过A/D11-27
• · 写的一个24s倒计时，怎么输出总不对，求解答11-27
• · TB-FMCH-HDMI211-27
• · Verilog程序编译时出现的，求修改/11-27