微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一个很简单的quartus综合问题。

一个很简单的quartus综合问题。

时间:10-02 整理:3721RD 点击:
请教一下各位前辈,我写了一个简单的case语句,用quartus 15.0综合了一下,进rtl视图发现没有综合成功 这是怎么回事。?

  1. module test(a,b);
  2. input[1:0] a;
  3. output[1:0] b;
  4. reg[1:0] b;

  5. always@(a)
  6.         case(a)
  7.                 2'd0: b=2'b00;
  8.                 2'd1: b=2'b01;
  9.                 2'd2: b=2'b10;
  10.                 2'd3: b=2'b11;
  11.         default: b=2'b00;
  12.         endcase

  13. endmodule

复制代码


quartus 15.0 综合结果如图所示:

zon



    你这个综合的结果就是: b = a;



   ...一语道破天机 瞬间觉得自己好蠢



    很多时候都是当局者迷。



谢前辈指教

a与b完全一致,你要玩什么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top