• · 装DC有点问题请教一下大神11-27
• · 是否可用内部复位信号？很多处要用内部信号清除状态数据11-27
• · 大家都用什么verilog代码编辑器11-27
• · Warning: Tri-state node(s) do not directly drive top-level11-27
• · Warning: Clock multiplexers are found and protected11-27
• · 各位帮看一下这个PWM实现程序问题出在哪里了，调试半天了没弄出来，谢谢11-27
• · 急招 FPGA 开发工程师11-27
• · DSP Builder 模拟信号经过input模块没有输出？怎么办？11-27
• · 用Verilog的case语法做multiplexer出的问题11-27
• · 请问谁有vivado 2015.04的安装文件，或哪儿可以下载11-27
• · 学习Verilog中遇到的一个问题11-27
• · 请教一个RTL module的综合是否一定需要取消 trim unconnected signal11-27
• · VCS在centos上的启动问题11-27
• · 关于signal tap11-27
• · 求助：在dc中什么命令能让他只对电路网表综合而不进行优化，谢谢了11-27
• · xilinx ise运行关联的modelsim出现问题，求解是什么原因11-27
• · 最近 ISE编译遇到点问题，求指点11-27
• · FPGA配置芯片烧写问题11-27
• · asic不同工艺与延迟的关系11-27
• · 关于FPGA PCIE写事务，各位大侠帮忙解惑11-27
• · 一段verilog程序求解11-27
• · 请教PCIE的时序问题11-27
• · 跨时钟域的时序约束！11-27
• · 请问各位大侠，LVDS接口是怎么找到字节边沿的？怎么进行字节对齐11-27
• · CF卡资料11-27