微波EDA网,见证研发工程师的成长! 2025年04月03日 星期四
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Warning: Tri-state node(s) do not directly drive top-level

Warning: Tri-state node(s) do not directly drive top-level

时间:10-02 整理:3721RD 点击:
Warning: Tri-state node(s) do not directly drive top-level pin(s)
Warning: Converted tri-state buffer "cpu_top:inst|timer:m1|u15" feeding internal logic into a wire
Warning: Converted tri-state buffer "cpu_top:inst|timer:m1|u16" feeding internal logic into a wire
Warning: Converted tri-state buffer "cpu_top:inst|timer:m1|u18" feeding internal logic into a wire

这个怎么破?
小弟刚刚入门,quartusII  就给了这么一个问题?为什么三态一定要直接驱动顶层?
有图有真相。

加载中...




那位大哥 前辈 好人 。能帮助小弟解决一下、?

有图有真相

加载中...

FPGA内部的信号不能出现被赋值为高阻,只有顶层的信号才可以。



   哦!原来这样呀!谢谢你了、、我回头在试试看。

我今天也遇到这样的问题,学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top