• · ise里生成的IP核文件.ngc 能够被vivado识别吗？11-27
• · 请教大家在综合时有没有遇到这样的问题？11-27
• · ALTERA ddr3 ip核license的问题11-27
• · 有谁做过Virtex5的PCI-Express开发？11-27
• · Verilog，Modelsim新手刚学，求大神帮助啊！11-27
• · QSYS使用外部引脚复位时，nios不能下载代码11-27
• · 请教：ise如何调用vivado例化的ip核11-27
• · verilog里面如何更好的在二维数组中选取想要的点呢？11-27
• · 用过PICOBLAZE的请进！11-27
• · 关于Memory的书11-27
• · VHDL可以直接定义浮点数或定点小数？verilog不行吧？11-27
• · systemverilog的class继承问题11-27
• · 关于行波进位加法器和超前进位加法器11-27
• · 各位好友大神帮忙写一写，谢谢11-27
• · 新手求助！关于定点数加法，乘法。11-27
• · altera fft ip core 求助（有源代码）11-27
• · $fscanf 对文本文件中数据格式的限制11-27
• · 求助，ddr2时钟问题。11-27
• · 谁用过northwest logic的dma核？交流下11-27
• · Spartan6使用DCM不能通过MAP11-27
• · xilinx的错误提示ERROR:Pack:110711-27
• · ISE MAP时出错？错误信息如下：11-27
• · 求助：vivado综合失败11-27
• · 在FPGA开发板上如何焊接sma接口，谢谢！11-27
• · fpga工程师如何转行做ic前端呢11-27