微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教大家在综合时有没有遇到这样的问题?

请教大家在综合时有没有遇到这样的问题?

时间:10-02 整理:3721RD 点击:
一个模块逻辑量非常大,而且都是大量的并行逻辑运算(类似512个8bit数据求和、求绝对值这种),结果在综合时dc始终处于processing 该模块的状态一动不动。有没有遇到类似问题的朋友?都是怎么解决的呢?多谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top