微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog里面如何更好的在二维数组中选取想要的点呢?

verilog里面如何更好的在二维数组中选取想要的点呢?

时间:10-02 整理:3721RD 点击:
经常碰到如下问题:
   a[10][10] 是输入,要计算出i,j值
   然后计算出 a[i+1][j+1] - a[i][j]
   c code 里面当然好实现,但是用verilog怎么写比较好呢
   难到只能:
        b = (i==0 ? (j ==0 ? a[1][1] - a[0][0]) :
                         (j ==1 ? a[1][2] - a[0][1]) :
                         ...
                         ...
               i==1 ? (j==0 ?
               ... ...
   这样不仅选择器太多,而且浪费资源吧,有人碰到类似情况有好的方法解决么。
   如有,请告之,多谢多谢!

如果你的a[x][y]是宽度为n的x*y寄存器组的花,将a[x][y]转换为a[z]的表示形式,然后就可以用寄存器组的形式进行访问了。

直接写啊, 如
reg [bw-1:0]  a [9:0] [9:0] ;integer i;
integer j
for ( i =0; i<8 ; i=i +1) begin
    for (j =0; j<8 ; j= j+1) begin
      xxx =a[i+1][j+1] - a[j];
    end
end
你去看看verilog  的二维/三维数组就知道怎么弄了

    for可以被综合吗?

利用时序电路,一个clk计算一次,也就是一个运算电路,重用了很多次

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top