Verilog，Modelsim新手刚学，求大神帮助啊！

仿真文件里，half_dollar的值没有变换，一直是0，不知道是怎么回事?还有就是dispense,collect,half_out开始的线是红色的，是因为没有赋初值吗?怎么赋?而最后的时候，这三个值又在变换，是因为啥啊。求大神help me，感激不尽

自己顶一下

dispense,collect,half_out 沒給初始值，所以等於Hi-Z

   half_dollar一直是0，没有响应是怎么回事啊，这是个主要问题啊，求解决

MODELSIM仿真是要设置初始值的

   你是说，half_dollar和one_dollar也要付初始值吗

理論上是要有訊號變化才是，很怪
half_dollar / one_dollar 都是由 data_out 控制，
換個 name 試試看。
或改用 assign 。

tb里面最后一个else里面加begin end，试试

   

我晕，瞬间就好了！一点小小的问题，搞了我一天，我这脑子不够用啊，非常感谢！

   谢谢回答，已经解决了！

建议用testbench的template来写这个test code
我把你的code跑了一遍 half_dollar是有变化的

你定义的是reg，但是没有时钟