• · fft问题11-27
• · usb 2.0 IP core 求公司推荐11-27
• · mdio 时序问题11-27
• · Xilinx FIFO ip核调用11-27
• · FPGA新手求指点11-27
• · SystemVerilog学习（2）：搭建学习环境11-27
• · 学生新手求助 串口例化问题11-27
• · ultrascale mig生成的ddr controller里的phy能否修改？11-27
• · vivado2015.4 调用 modelsim10.2c 不能生成fsdb的解决办法11-27
• · vivado2015.4 simulator 存储所有信号到 .wdb 文件 并打开波形文件查看波形11-27
• · 信号处理，带通采样定理11-27
• · 一个很简单的问题。想问一下为什么quartus和modelsim编译结果会不同11-27
• · 关于Modelsim的问题11-27
• · lattice IP求助11-27
• · VCS运行简单测试报错，求指导，谢谢11-27
• · 关于异构处理器？11-27
• · 如何连接待测试模块的内部信号到ILA观察？11-27
• · 如何解决VHDL中参数化赋值时非全零问题11-27
• · 单口SRAM时序如何控制11-27
• · kc705上关于用PMbus去配置UCD924811-27
• · 下载 ISE9.111-27
• · K7电压不正常11-27
• · 软件无线电/GPS卫星导航/通信信号处理开发解决方案11-27
• · 基于basic的altera gxb接收器怎么用呢？11-27
• · 各位FPGA大侠都用什么方法在PC端读写串口呢11-27