学生新手求助串口例化问题

时间：10-02 整理：3721RD 点击：

小新我看黑金串口调试的程序后照搬在ISE上总共三个模块这个是顶层模块，但是例化后，出现问题odule rx_module(
               clk,
               rst_n,
               Rx_pin_in,
               rx_en_sig,
rx_data,
rx_done_sig
);
input clk;
input rst_n;
input Rx_pin_in;
input rx_en_sig;
output[7:0] rx_data;
output rx_done_sig;
wire Rx_pin_inc;
wire H2L_sigc;
wire bps_clk;
wire cnt_sig;

detect_module u1(.I_clk(clk),
                        .I_rst_n(rst_n),
.Rx_pin_in(Rx_pin_inc),
.H2L_sig(H2L_sigc)
);
rx_bps_module u2(.clk(clk),
                     .rst_n(rst_n),
.cnt_sig(cnt_sig),
.bps_clk(bps_clk)
);
rx_control_module u3(.clk(clk),
                        .rst_n(rst_n),

.H2L_sig(H2L_sig),

.rx_en_sig(rx_en_sig),
.rx_done_sig(rx_done_sig),

.cnt_sig(cnt_sigc),
.bps_clk(bps_clk),
                        .rx_data(rx_data),

.Rx_pin_in(Rx_pin_inc)
);
endmodule

在综合的时候会出现这个问题ERROR:Xst:2544 - Unsupported item in port list for module <detect_module>. Anonymous ports are not supported in the current software release. Please remove them in order to continue the synthesis process. Anonymous ports are represented by comma (,) characters that do not separate ports in the port list; port lists must not begin or end with commas, or have consecutive commas.
第一次见这个问题· 求解各位大神小弟感谢

注释掉 detect_module  和bps_module 后综合就ok·  加上这俩模块就不行· 我只是想让 detect模块和control模块相连接， bps模块和control模块相连接·  试了俩天没出来· 求哪位大神帮我看看

模块如图

上一篇：ultrascale mig生成的ddr controller里的phy能否修改？
下一篇：SystemVerilog学习（2）：搭建学习环境

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

学生新手求助 串口例化问题

学生新手求助串口例化问题