单口SRAM时序如何控制
时间：10-02
整理：3721RD
点击：
读，写公用一套地址线，读，写不会同时进行，读写分别由两个用户操作，两个用户都可以读写，但应用时，不会同时操作。这个接口控制时序该如何定义?
你说的两个用户是指上层两个独立module吧?在SRAM最终的接口上，还是要对这两个上层过来的接口进行仲裁，最好也能给每个module反馈信号，防止出现误操作
目前，是两个module公用一个SRAM
如果是按照场景级别的切换，做一个switch开关就可以了。如果2个module是随机的存取的，还是加仲裁逻辑吧
既然不会同时使用sram，那么直接切换不就可以了?
sram_adr <= sel_a ? a_adr ： b_adr;
是否用同一时钟?
如果是同一的，用一个简单Arbitration逻辑。
一个用端在使用SRAM的时候，另一家不能用，用一个Ready信号， 用的时候，Ready拉低。使用结束后，Ready再拉高。
楼上正解