• · DDR芯片的位宽问题11-27
• · 新建了ROM核，然后综合之，软件提示非法重定义（图）11-27
• · 电路设计是以电压为标准吗？11-27
• · 状态机嵌套11-27
• · verilog关于memory存储型寄存器组的问题11-27
• · modelsim仿真结果11-27
• · 编译报错：ERROR:MapLib:97311-27
• · ise编译报错Xst:203311-27
• · 用verilog实现TCP协议11-27
• · Cadence RTL Compiler有类似Synopsys Designware的IP库吗11-27
• · VD1D2G32芯片有没有人用过啊11-27
• · do文件的生成过程中的关键步骤11-27
• · ISE重新implement后出错11-27
• · MAP的时候总是会出现这个错误，导致MAP失败11-27
• · 求助一个关于DDC下变频的问题11-27
• · ISE和Vivado安装问题11-27
• · 异步fifo设计中使用格雷码方案时时序约束问题11-27
• · 请教 ps是如何通过基地址访问外设pl的11-27
• · Quartus2 每次调用Modelsim都对altera库编译一次11-27
• · 请教FPGA route不正常的原因11-27
• · 关于时序约束11-27
• · 均为 F484 封装的 Cyclone III 与 Cyclone IV 的引脚兼容问题11-27
• · 100M晶振产生外部时钟输入到FPGA，怎么在内部产生一个8.05M的时钟信号11-27
• · 请教同样的设计，同样的DC脚本，综合出来的area会有不同么？11-27
• · 一个数据扩展问题求解11-27