微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教同样的设计,同样的DC脚本,综合出来的area会有不同么?

请教同样的设计,同样的DC脚本,综合出来的area会有不同么?

时间:10-02 整理:3721RD 点击:
请教同样的设计,同样的DC脚本,综合出来的area会有不同么?有多大的不同?

工具版本或者服务器,会有巨大的影响



   那同一台电脑呢? 我中午综合area 500K ,下午综合490K,这是怎么一回事?


CPU Load不大的时候,优化迭代的可能就好一些。要是CPU也在处理其它项目,可能就会差些。感觉差1万门在在正常范围内啊



   这酱紫的呀,我还以为应该精确相等呢。原来与cpu的工作状态还有关系

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top