微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 状态机嵌套

状态机嵌套

时间:10-02 整理:3721RD 点击:
设计一个大状态机,中间某个状态下的控制还需要一个小状态机,这样设计好不好?还是小状态机用别的方式实现?

我的理解是只要不会有太长的组合逻辑路径就行,太长的组合逻辑路径会导致timing不容易优化

标题

大状态机有10多个状态

可以用,我觉得小状态机是个简单的比较好

我觉得完全没问题,比如状态机A完成后产生信号给状态机B,B再进行下一步

理论上是可以的,一般来讲,只要小状态里面不进行大位宽数据等赋值计算操作,timing不是瓶颈

大状态机某些状态下,小状态机开始工作,小状态机要将大状态机状态作为工作条件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top