微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus2 每次调用Modelsim都对altera库编译一次

Quartus2 每次调用Modelsim都对altera库编译一次

时间:10-02 整理:3721RD 点击:
如题,有什么办法可以使Modelsim不用每次都对altera库进行编译以节省时间?
PS:那些所需要的库我自己也编译了一次并把加到modelsim.ini里面了,但Quartus2调用modelsim联合仿真时总会重新compile一次,浪费很多时间!
如图示,cyclone是我原来编译好的库,cycloneii_ver是Q2调用modelsim生成的

不清楚

晕……

你把编译后的库在modelsim里面映射到安装路径下,然后看看modelsim.ini文件里面是不是有你这些仿真库的路径,如果没有,就自己添加一下。以后只要每次映射到自己创建的工程中,应该就不用再编译了。

在用QuartusII调用modelsim时,它会根据QuartusII中的设置产生不同的*。do文件。不想每次调用都编译的话,在setting--> EDA tools setting--> Simulation-->more settings,最后一个可能由于不同的版本名字不同,反正就是更多设置的意思,里面有个option是location of user compiled simulation library,默认是<none>,改成你已编译过的库的路径即可。
需要注意的是,比如用的是Verilog,Q2调用modelsim时映射库 是 在刚设置的那个路径的子文件verilog_libs下面进行映射的;vhdl应该是同理吧,没试验过。
剩下的就该你自由发挥了,enjoy!

谢谢楼上的,学到知识了,嘿嘿~



    照您说的设置了还是不行,还是每次进行仿真时,还是全编译库......一直没有弄明白是为什么
无奈就装了Altera对应版本的Modelsim了

没遇到这情况的,单独使用quartus和modelsim 的



    刚才试了下,Q2 12.0的,确实不行了,路径设置上然后确定,再打开还是none。
再琢磨琢磨,Q2的设置总是这么扑朔迷离。

kankan

http://www.cnblogs.com/emouse/archive/2012/07/08/2581223.html

?

擦!

把对应文件编译成库,然后vmap一下就可以了。
其实用到的命令只有三个 ,vlib,vlog,vmap

确实是,添加完后再调用,它还是会重新调用,可能quartus默认是重新编译库……quartus和modelsim分开用就好了……

你把编译后的库在modelsim里面映射到安装路径下,然后看看modelsim.ini文件里面是不是有你这些仿真库的路径,如果没有,就自己添加一下。以后只要每次映射到自己创建的工程中,应该就不用再编译了。



   按这个方法解决了,谢谢啦

metoo  这个问题啊

同样的问题。

也在寻找答案

我发明的最完美的防止重复编译的解决方案,不需要手动修改.do文件,一次性彻底解决,在我的博客里:
http://blog.csdn.net/cyx/article/details/51043948

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top