请教 ps是如何通过基地址访问外设pl的

时间：10-02 整理：3721RD 点击：

我们在搭接电路时，会给我们自定义pl部分的IP分配一个基地址例如#define XPAR_MYIP_0_S00_AXI_BASEADDR 0X43C00000 这个基地址是做什么用的呢是通过基地址加偏移地址可以访问ip内的各个寄存器吗 ?是的话怎么看各个寄存器对于的地址 cpu 以一种映射寄存器到内存的方式来访问，还是直接访问? 希望帮忙解答

上一篇：Quartus2 每次调用Modelsim都对altera库编译一次
下一篇：异步fifo设计中使用格雷码方案时时序约束问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器