微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR芯片的位宽问题

DDR芯片的位宽问题

时间:10-02 整理:3721RD 点击:
我最近在研究DDR,遇到了一些问题。希望大家能解惑。我使用了一个芯片,位宽是32bit。是由两个位宽16bit的颗粒封装而成。每个颗粒划分成4个bnak,而芯片也划分成4个bank。那这两个bank之间有什么关系?这两个颗粒是并行工作,执行同样的命令吗?

理论上是的

DDR的bnak與芯片的bank是不同的。DDR的bank是DRAM內的區塊,芯片的bank是指芯片可區分位址上的,別搞混了。


不是每输入32bit,16bit存储在颗粒1里,另外16bit存储在颗粒2里这么分配吗?能具体
   说一下芯片的bank是怎么定义的吗?

芯片的bank通常是對記憶體做區分的。以32bits的ARM來說,基本定址可以到2的32次方,就是4G,會把他區分成幾個bank, 這要看chip的Datasheet。如S3C6400,他有8個bank,其中0,1是SRAM,2,3是SRAM/NAND,4,5是SRAM/CF,6,7是DRAM。所以DRAM只能接在bank6,7。而資料線有32位元,這是所有bank共用的。
一個bank可以使用8/16/32位元,看你設計。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top