vivado编译出错的问题

时间：10-02 整理：3721RD 点击：

[Opt 31-67] Problem: A LUT1 cell in the design is missing a connection on input pin I0, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT cell name is: ac701_pcie_x4_gen2_support_i/inst/inst/gt_top_i/reg_clock_locked_i_1.
哪位知道这是怎么一回事啊?

上一篇：DDR芯片的位宽问题
下一篇：一段数据传输问题求助fpga的

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器