如何连接待测试模块的内部信号到ILA观察？

我用CORE Generator的方式分别生成了ICON、VIO和ILA三个核，如图1所示。
右下角蓝色的A模块是我打算在线调试的模块。现在我想用VIO核提供A模块的端口信号，而用ILA核来观察A模块的内部信号。
我的理解是：新建一个顶层测试文件，分别例化ICON、VIO、ILA三个核和待测试的模块A，然后作必要的信号映射。然而通过例化，对外可见的只有模块A的端口信号，我怎样才能将模块A的内部信号连接到ILA核进行观察呢?

以前用chipscope都是用Core Inserter的方式插入chipscope核的，可以通过下图所示的图形界面直接连接待观察的内部信号，现在想用VIO核，而VIO核不支持Core Inserter的方式，所以只好用CORE Generator的方式了，而这种方式需要自己修改HDL代码建立连接关系，所以就不知道怎样去连接待观察的内部信号了，向用过该方式的高手求助！

问下小编现在这个问题怎么解决的?
实在是烦透了一个个的往外拉，层级多的要烦死。