微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx的错误提示ERROR:Pack:1107

xilinx的错误提示ERROR:Pack:1107

时间:10-02 整理:3721RD 点击:
我从pll中分出了二个时钟输出给外部管脚,之前一直报错后来加上ODDR2+OBUF然后输出给外部,但是我在map的时候一直报ERRORack:1107 - Pack was unable to combine the symbols listed below into a
   single IOB component because the site type selected is not compatible.
的错误,不知道为什么。难道我的ODDR2和OBUF用多了?还是别的原因?补充UCF文件没有加!因为我暂时没有进行管脚分配!

求高手指点啊!

map的时候是要吃管脚分配的,你最好还是选择一个管脚分配过去试试看。另外OBUF是不是可以删掉了,工具自己会添加的(除非是差分)

是不是pll第一页设置里那个缓冲器没有选择全局缓冲器

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top