微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助，ddr2时钟问题。

求助，ddr2时钟问题。

时间：10-02 整理：3721RD 点击：

最近在做ddr2，用的virtex5的板子，时钟通过IDT5V9885产生的200m时钟，给到sys_clk_p,sys_clk_n,clk200_p.clk200_n;实现的时候一直报错，请大神指点。

内部结构图

上一篇：谁用过northwest logic的dma核？交流下
下一篇：$fscanf 对文本文件中数据格式的限制

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top