微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于行波进位加法器和超前进位加法器

关于行波进位加法器和超前进位加法器

时间:10-02 整理:3721RD 点击:
在网上查的超前进位加法器的数学表达式
S(i) = A(i) + B(i) + C(i)
C(i+1) = A(i)B(i) + (A(i) + B(i))C(i)
当上面的表达式 i = 1时候为行波进位加法器每一级的数学表达式
也就是说只有一位的时候都是全加器。
然而问题来了:
    当有多级时候的行波进位加法器前一级要給后一级进位,所以和以前说的由于进位链太长会有较长的延迟。
    超前进位加法器的数学表达式是递归形式的也就是说后一位的进位也需要前一位的进位。
那么两个加法器的区别又是什么呢?

把综合后的电路画一遍你就知道了,画一个4bits的加法器,分别用行波进位和超前进位!

数学表达式展开,让每个 C[i] 独立地由输入决定,与C[i-1]无关。



    谢啦。

超加法器的和普通加法器组成的行波加法器主要区别在于实现结构上的进位延迟,普通加法器每个进位的得出都要经过两级延迟,而超前加法器则大大减少,推到一下超前加法器的进位表达式就明白了。看看需要几级门延迟。



    谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top