• · verdi11-27
• · Verilog的语法问题请教11-27
• · 国产FPGA公司，AGM上海遨格芯微电子有限公司11-27
• · Bounded Integer Sequence Encoding11-27
• · 同步时钟（分频前后）的timing问题11-27
• · 请教基于FPGA的设计和基于ASIC的设计有什么不同？11-27
• · UPF的questasim仿真，testbench只能用systemverilog写？11-27
• · quartus13.0 fitter跑死11-27
• · 学习systemverilog有什么好方法？11-27
• · 我做了一个数据采集、USB传输系统，编译后所占逻辑资料才1%？请高手帮忙看看，谢谢！11-27
• · 配置Xilinx PROM XCF01S问题11-27
• · 开机启动项11-27
• · verilog中随clk posedge逐步读入txt文件数据11-27
• · vivado工程出错求助11-27
• · 如何让Quartus II综合模块时不插IO buffer？11-27
• · 请教一个同步时钟，异步fifo的问题11-27
• · actel开发软件Libero11-27
• · VHDL还有前途吗？11-27
• · FPGA新手,该用verilog 还是VHDL？11-27
• · 求助，SPI从机verilog编码11-27
• · Xilinx FPGA因为congestion跑不完怎么解？11-27
• · DCM时钟驱动下的输出信号的偏移约束11-27
• · vivado可不可以使用synplify等第三方综合工具？11-27
• · ubuntu 64位安装modelsim10.2c11-27
• · HDL和SC/C的联合仿真，用SC建模或是C++建模有何区别11-27