微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 同步时钟(分频前后)的timing问题

同步时钟(分频前后)的timing问题

时间:10-02 整理:3721RD 点击:


Clk和clk_div是同步时钟,clk_div是clk的分频时钟。
有下面时序数据:
Clk时钟源到FFO的latency:TL0
Clk时钟源到FF1的latency:TL1
FF0的clk->q延时:TQ0
FF1的clk->q延时:TQ1
FF0和FF1之间组合逻辑延时TZH
FF1的setup time:Tsetup
Clk的时钟周期T0
Clk_div的时钟周期T1
想问下FF1的D端的setup slack是多少?
我觉得是下面两个答案的一个:
1. Slack = T0 + TL1- Tsetup – TL0 – TZH – TQ0
2. Slack = T1 + TL1- Tsetup – TL0 – TZH – TQ0
但不确定计算slack的时候是用T0还是T1呢?

自定一下

自定自定

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top