请教基于FPGA的设计和基于ASIC的设计有什么不同？

我公司做低功耗类型的ASIC，感觉和FPGA分歧挺大的。主要在时钟设计和逻辑/时序比例上差很大。

   时钟设计容易理解，但是逻辑时序比例怎么理解，请指教

我刚入行，说说我的见解
FPGA只是ASIC的一个验证模型。特别是要做时钟的等价替换，时序的等价替换。然后看自己的设计是否可行。
比如FPGA里面的时钟是不能做门控时钟的，但是ASIC里面就有。FPGA里面自己有时钟管理单元保证时钟到每一个LE的时间大致相同，而ASIC中需要你做后综合的时候约束好。
就是IC会麻烦很多。这是从整体的角度。
如果只是看数字设计前端，其实差别就很小了。

ic会从工艺和功耗上考虑，多用组合逻辑。fpga上时序逻辑资源比组合逻辑多。

asic组合逻辑比FPGA多很多

Very Good