微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > UPF的questasim仿真,testbench只能用systemverilog写?

UPF的questasim仿真,testbench只能用systemverilog写?

时间:10-02 整理:3721RD 点击:
最近在研究questasim对于upf电路的仿真,是不是testbench中的import UPF:: 命令只能用systemverilog实现?普通的verilog可以描述upf的testbench吗?

顶一下,论坛upf仿真资料好少

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top