• · DDR2的参数怎么选？11-27
• · 在Qsys中如何连接DMA和支持流的AVALON-MM外设？11-27
• · 希望了解ASIC主频与温升的关系，请高手帮忙，多谢！11-27
• · VerilogHDL那些事儿_建模篇11-27
• · 求questasim 10.3a，必有重谢！11-27
• · 借人气找对象可以不？ 上海张江的。11-27
• · verdi 自动更新 fsdb波形的问题11-27
• · quartus13.1破解完了，但是ddr的ip核不能用，大神们能不能帮帮忙啊11-27
• · incisive metrics coverage问题求教11-27
• · DSP Builder编译成功转为vhdl语言后，无法使用modelsim进行RTL后仿真11-27
• · vivado中debug波形存储的问题11-27
• · 关于fpga加密的问题11-27
• · 关于spyglass的问题11-27
• · 关于Verilog的问题11-27
• · 异构计算：OpenPOWER的CAPI+FPGA11-27
• · tsmc标准单元库中原理图混乱11-27
• · modelsim仿真xfab工艺的综合后网表文件,提示标准库单元找不到11-27
• · fifo11-27
• · SelectIO LVDS11-27
• · verdi与cadence ius联仿11-27
• · 0-in求助11-27
• · dc输入输出加寄存器11-27
• · ncverilog编译xilinx加密库11-27
• · PFGA和p&r的比较11-27
• · 程序综合后实际输出数据与原数据有很大出入11-27