微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 0-in求助

0-in求助

时间:10-02 整理:3721RD 点击:
听说mentor的0-in能进行亚稳态分析,是不是真的?
小弟是新手,各位大哥能不能给详细介绍一下啊?
要是能有资料就更好了。
多谢大哥们啊!~

好像可以,以前在学习断言时,看过0-in的介绍里面有关于亚稳态的分析功能,你可以去那个公司的网站看下。

准确的说,0-in是对系统(module)内各种可能造成压稳态现象的逻辑进行检查,支持静态(formal)和动态检查。类似的,cadence的formal也有类似的功能。你可以看看他们的文档,有对各种可能出现压稳态violation的case的介绍。要会用,首先要对那些case都熟悉。

LZ真前沿啊,我都没有听过这个。

听说好像可以,但具体没研究过。

听说好像可以,但具体没研究过

学习 !

lz真前沿啊,学习!

可以的

小编有这个文件的破解码?

thank you

I need it too

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top