微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DSP Builder编译成功转为vhdl语言后,无法使用modelsim进行RTL后仿真

DSP Builder编译成功转为vhdl语言后,无法使用modelsim进行RTL后仿真

时间:10-02 整理:3721RD 点击:



打开DSP Builder编译后生成的.qpf文件,通过工具栏tools->run rtl simulation调出modelsim,一运行马上报错。如图。
请问是什么原因?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top