• · Xilinx宣布推出针对OpenCL、 C和 C++的SDAccel开发环境11-27
• · PLL_ctrl.v(112): (vopt-2135) Too many port connections. Expected 35, found 37.11-27
• · 串口烧写FPGA程序或更新程序？11-27
• · modelsi m与ISE联合调用失败：如下错误11-27
• · 高速TCPIP传输11-27
• · 上位机程序通过网口下载至FPGA11-27
• · 急求帮助！Megawizard在最后一步卡住了，请问如何解决？11-27
• · modelsim点击file遇到这种问题，怎么破11-27
• · 关于DC综合出来之后 再仿真怎么仿？ VCS可以吗？11-27
• · 信号发生器和FIR低通滤波器如何进行数据传输11-27
• · 一个公式的FPGA实现11-27
• · verilog简单的求差模块，功能仿真总是不正确，各位指点一下。谢谢11-27
• · Quartus 13.1无法产生sdo延时文件？11-27
• · 求助，DLL可以完全用verilog写吗？相关书籍推荐？11-27
• · latch 对dft的影响11-27
• · 求助verdi11-27
• · ISE MAP 时间长，请大家帮忙看看！11-27
• · 0in CDC11-27
• · 血液检测医疗电子芯片的项目寻有相关设计经验人才11-27
• · FPGA. scope11-27
• · 电脑上安装了Ubuntu，想安装能够跑Verilog的软件，求推荐。11-27
• · 关于FPGA的能耗的问题！11-27
• · formality基本词汇含义11-27
• · 求购xilinx的KC705二手开发板11-27
• · FPGA 怎么读取图片11-27