• · ZYNQ画板11-27
• · 配置XC18V04 PROM时候出错11-27
• · XILINX 有奖宣传活动11-27
• · 国外逻辑分析仪厂商有哪些11-27
• · 从D触发器的逻辑结构说明建立时间和保持时间11-27
• · ise综合优化11-27
• · 谁能提供Synplicity官网里的Synplify Pro 9.6.2 Tutorial11-27
• · 算法翻译为rtl流程讨论11-27
• · 关于verilog中函数的使用11-27
• · 求熟悉数字前端及FPGA的你，和我一起完成这个项目，共同提高技术水平11-27
• · 请教altera 三速以太网的奇怪问题，高手请进11-27
• · VCS仿真xilinx的IP核11-27
• · 关于触摸屏控制IC，自电容、互电容的问题11-27
• · 请教Prime Time的问题11-27
• · ISE调用ModelSim SE，wave界面能出来，但是wave中无任何参数11-27
• · 关于reg mem 和IP生成的ram的问题11-27
• · 请问ISE综合以后，看资源占用，主要是查看综合报告哪一项？11-27
• · 一直不太明白，FPGA芯片（如EP2C5T144C8N）引脚输出的3.3v电平，11-27
• · 请教SDK无法加载zynq7 bit文件11-27
• · questasim覆盖率报告100%，代码中却有没有被标注是否被覆盖的语句11-27
• · DDR3初始化失败11-27
• · Spartan-3E与LVDS串口输出的高速ADC的连接11-27
• · Xilinx官网下载VIVADO，登录拒绝，该怎么下？11-27
• · 软硬件接口11-27
• · verilog综合之后电路的逻辑优化问题11-27