算法翻译为rtl流程讨论

现在我拿到一个算法，不插入寄存器，翻译为verilog，仿真与goldenref比对ok，后面我准备根据不同的主频要求插入寄存器，怎么根据不同的主频快速插入寄存器?使用dc做辅助的话要用到哪些命令?我这样的流程是不是较好的流程?有没有更好的流程?

个人看来
不插入寄存器，那你的输出要做好ready信号，不然毛刺严重啊。
插入寄存器 —— 直接代码插入啊，用DC命令插，不知道可不可以，就算可以，代码移植性就差了。